改善电路的EMI特性的有效措施

开关式电源设计发展趋势是小型化。开关电源小型化设计中，提高开关频率可有效提高电源的功率密度。但随着开关频率提升，电路电磁干扰（EMI）问题使电源工程师面临了更大的挑战。本文以反激式开关拓扑为例，从设计角度，讨论如何降低电路 EMI。

为提高开关电源的功率密度，电源工程师首先想到的办法是选择开关频率更高的 MOSFET,通过提高开关速度可以显著地减小输出滤波器体积，从而在单位体积内可实现更高的功率等级。但是随着开关频率的提高，会带来 EMI 特性的恶化，必须采取有效的措施改善电路的 EMI 特性。

开关电源的功率 MOSFET 安装在印制电路板上，由于印制电路板上 MOSFET 走线和环路存在杂散电容和寄生电感，开关频率越高，这些杂散电容和寄生电感更加不能够忽略。由于 MOSFET 上的电压和电流在开关时会快速变化，快速变化的电压和电流与这些杂散电容和寄生电感相互作用，会导致电压和电流出现尖峰，使输出噪声明显增加，影响系统 EMI 特性。

由 1-1 和 1-2 式可知，寄生电感和 di/dt 形成电压尖峰，寄生电容和 dv/dt 形成电流尖峰。这些快速变化的电流和关联的谐波在其他地方产生耦合的噪声电压，因此影响到开关电源 EMI 特性。下面以反激式开关拓扑为例，对降低 MOSFET 的 dv/dt 和 di/dt 措施进行介绍。

 
图 1 MOSFET 噪声源

1、 降低 MOSFET 的 dv/dt

 
图 2 MOSFET 等效电路

我们关注的是 MOSFET 特性以及影响这些特性的寄生效应：

1-3 中，Rg 和 Cgd 越大，dv/dt 越低。1-4 中，Coss 越低，dv/dt 越高。在 MOSFET 选型中，MOSFET 的 Coss、Ciss、Crss 参数特性，影响开关尖峰大小。

从上述分析中可知，我们可以通过提高 MOSFET 寄生电容 Cgd、Cgs、Cds 和增大驱动电阻值 Rg 来降低 dv/dt。

 图 3 降低 MOSFET 的 dv/dt 措施

可以采取以下有效措施：

 较高的 Cds 可以降低 dv/dt 并降低 Vds 过冲；但是较高的 Cds 会影响转换器的效率。可以使用具有较低击穿电压和低导通电阻的 MOSFET（这类 MOSFET 的 Cds 也较小）。但是如果考虑噪声辐射，则需要使用较大的谐振电容(Cds)。因此提高 Cds 则需要权衡 EMI 和效率两者的关系；

 较高的 Cgd 实质上增加了 MOSFET 在米勒平台的持续时间，可以降低 dv/dt。但这会导致增加开关损耗，从而降低 MOSFET 效率并且会提高其温升。提高 Cgd，需要驱动电流也会大幅增加，驱动器可能会因瞬间电流过大而烧毁；建议不要轻易添加 Cgd；

 在栅极处添加外部 Cgs 电容，但很少使用此方法，因为增加栅极电阻 Rg 相对更简单。效果是相同的。

总结：

图 3 总结为降低 MOSFET 的 dv/dt 措施总结。MOSFET 内部寄生参数（Cgd 和 Cds）较低时，就可能有必要使用外部 Cgd 和 Cds 来降低 dv/dt。外部电容的范围为几 pF 到 100pF，这为设计人员提供这些寄生电容的固定值进行参考设计。

2、 降低电路中 di/dt

 
图 4 降低 MOSFET 的 di/dt 措施

图 4 MOSFET 驱动阶段中存在的各个 di/dt 部分产生两种效果：

 G 极、D 极、S 极处的杂散电感引起的噪声电压

 初级大环路的噪声电压

 可通过下面措施进行改进：

 增加高频电容减小环路面积

 我们可以采取措施减小高频电位跳变点的 PCB 环路面积。增加高频高压直流电容 C_IP 是减少 PCB 环路面积和分离高频和低频两个部分回路有效措施。

 合理增加磁珠抑制高频电流

 为了额外降低 di/dt，可以在电路中增加已知的电感，以抑制高频段的电流尖峰和振荡。已知的电感与杂散电感串联，所以总电感值在设计者已知的电感范围内。铁氧体磁珠就是很好的高频电流抑制器，它在预期频率范围内变为电阻，并以热的形式消散噪声能量。

3、 推荐测试方案

正确使用和选择测量仪器和测量方法有助快速定位问题根源。调试时采用 PWR2000W 变频电源提供输入电压，在被测试电路出现异常时可以及时保护电路。普通测试探头容易引入额外寄生电感，造成噪声在普通探头中形成反射，引起振荡，会给测量引入不确定因素。采用我司推出的 ZP1500D 高压差分探头，其输入阻抗高达 10MΩ，CMRR 可达 80dB 以上，适合直接对 MOSFET 测量。ZDS4000 系列示波器为数据挖掘型示波器，具有 500M 模拟带宽和 512M 存储深度，完全满足深度噪声测量需求。图 5 为推荐参考测试方案框图。

 
图 5 MOSFET 噪声测试方案

 MOSFET 电流测试波形图

如图 5，在 G 极、S 极和 RCD 电路中分别添加铁氧体磁珠进行优化。使用电流探头 ZCP0030 和 ZDL6000 示波记录仪进行测量。在输入 110VAC@50Hz/ 输出 100VDC@8A 条件下，优化后（通道 2 蓝色）比优化前（通道 1 红色），电流尖峰和振荡明显降低。

 
图 6 电流尖峰优化前后对比

 MOSFET 电压测试波形图

在 MOSFET 的 DS 极两端并 510pF 高压电容，测试 Vgs 和 Vds，优化后比优化前的电压尖峰小 30V 左右，有效降低电压尖峰，有助与减少 EMI。

 
图 7 电压尖峰优化前

 
图 8 电压尖峰优化后

4、 小结

在电路的关键节点增加电容、磁珠以及在 MOSFET 外接 Cds、增大 Rgon 等，是降低 MOSFET 电压尖峰和电流尖峰的有效措施，从而改善电路 EMI 性能。此外合适的测量仪器设备是电源工程师快速定位问题必不可少的工具，通过科学的测量方法和有效的改善手段，可使低噪高功率密度电源产品快速成型。